[FPGA][verilog] 柔軟な(?)ビット幅指定

バスの一部の指定．



上の例では a[23:16] に b[7:0] が接続される．
"+:" もあり